鉴于现代设计对 SRAM 的依赖程度，SRAM 单元大小和密度是新制造技术的主要特征。根据 ISSCC  2025 先进计划，英特尔 18A 制造工艺（1.8nm 级）的 SRAM 密度显然远低于台积电的 N2（2nm 级），并且更接近台积电的 N3 。不过，英特尔的 18A 可能比 N2 还有其他重大优势。

英特尔 18A 制造工艺的高密度 SRAM 位单元尺寸为 0.021 µm²（因此可实现约 31.8 Mb/mm² 的 SRAM 密度），与  英特尔 4 中 0.024 µm²的高密度 SRAM 位单元尺寸相比，这是一个重大改进，但与台积电 N3E 和 N5 提供的性能一致。相比之下，台积电的 N2 制造技术 将 HD SRAM 位单元尺寸缩小到约 0.0175 µm²，可实现 38 Mb/mm² 的 SRAM 密度。

18A 和 N2 都依赖于全栅 (GAA) 晶体管，但与英特尔不同，台积电已成功将其高密度 SRAM 位单元尺寸大幅缩小，相比其依赖 FinFET 晶体管的上一代技术而言，这一点并不突出。需要注意的是，除了 SRAM 位单元尺寸之外，SRAM 的一个关键特性是其功耗，我们并不清楚 18A 和 N2 在这一指标上的表现如何。

说到英特尔的 18A，该节点与其前代产品相比有两个主要优势：GAA 晶体管和背面供电网络 (BSPDN)。BSPDN 不仅有望改善晶体管的供电，从而提高某些设计的性能效率，而且还使设计人员能够将其做得更小，从而提高逻辑密度。

尽管现代芯片设计使用了大量 SRAM，并且其密度对于节点到节点扩展至关重要，但逻辑密度比 HDC SRAM 密度更重要。目前，我们无法将英特尔的 18A 和台积电的 N2 的这一指标进行比较。此外，逻辑密度很难估计，因为每种工艺技术都有高密度、高性能和低功耗库，这些库通常在单个设计中混合搭配。至于抽象处理器的逻辑密度，英特尔和台积电尚未披露。

使用现代工艺技术最难扩展的领域之一是 SRAM 密度，这是由于其设计复杂、对稳定性和可靠性的操作要求高以及较小节点的可变性增加。尽管如此，与其他生产节点相比，某些现代技术可能具有更大的 SRAM 单元尺寸，这并不奇怪。

在过去几周，台积电雄心勃勃的2 纳米制程蓝图引起了广泛关注。这家芯片制造巨头预计将在2025 年开始量产2 纳米制程的大量生产。

在各种热议和猜测声中，2 纳米何时能够真正投入生产仍是未知数。面对地缘政治、生产地点和时间表的种种讨论，台积电宣称明年将启动2 纳米晶圆生产线的说法究竟有多少可信度？

根据台积电官网上关于2 纳米逻辑制程的蓝图，这个全新的节点计划引入一些关键技术，包括环绕闸极(GAA) 晶体管架构和背面电源供应网路。这些技术据称可以提供比N3 节点架构更好的效能和更高的能源效率。

GAA 晶体管技术的加入象征着台积电将舍弃自22 纳米以来一直主导制程节点的鳍式场效晶体管(FinFET) 设计。虽然GAA 提供了更好的静电控制和能源效率，但它也并非没有挑战。大规模制造纳米片或纳米线结构就像蒙着眼睛穿针一样困难；这是一个高度复杂的过程，作为一个先进节点，它还带来了将缺陷降至最低的额外压力。

不仅如此，台积电还计划将GAA 与背面电源供应配对，这是一种将电源线布线在晶体管下方而不是上方的复杂设计。这种巧妙的设计释放了顶部信号的空间，但实施起来绝非易事。那么，现实情况如何呢？实际上，结合这两项创新将使台积电的工程师和晶圆厂面临更复杂的挑战。作为参考，台积电实际上决定不在其2 纳米的N2P 节点中包含背面电源供应，但它将透过其A16 节点（也称为1.6 纳米）亮相。

接下来，让我们谈谈曝光技术，因为任何关于2 纳米的讨论都离不开对极紫外光(EUV) 工具的提及，这些工具对制造至关重要。台积电表示，其最初的2 纳米生产将不会依赖高数值孔径EUV（下一代EUV 曝光技术），这确实很幸运，因为这些昂贵的机器（每台成本约3.7 亿美元）实际上还没有大量生产。

事实上，尽管艾司摩尔(ASML) 通常不会谈论其客户和订单，但迄今为止似乎已交货并确认的唯一一台高数值孔径EUV 机器都被英特尔接收；据报导，台积电预计将在2024 年底收到一台。ASML 这家荷兰公司是曝光技术工具的全球领导者，负责生产这些机器，但距离提高产量以满足需求还有数年时间。据估计，ASML 目前每年可以生产五到六台高数值孔径EUV 设备，所以可能还有几台机器存在。

透过跳过初始生产运行中的高数值孔径EUV，台积电避免了一个迫在眉睫的难题，但这也意味着早期的2 纳米制程可能缺乏其蓝图中所宣传的全部性能和效率提升。如果台积电真的像它所说的那样在2025 年全面投产2 纳米，它可能会保住头条新闻的完整性，但背后的故事确实看起来有点不稳定。

除了上述问题之外，还有政治方面和政府监管通常带来的障碍。台湾高官明确表示，在可预见的未来，台积电最先进的节点将留在台湾本土。这就是「你不能拥有它，因为它属于我们」，让事情变得有点模糊的地方。作为台积电目前正在美国亚利桑那州建造的Fab 21 的一部分，根据台积电的说法，将要建造的三个晶圆厂中的两个将使用2 纳米节点进行制造。

台湾当局可能会坚称，它无意让其芯片制造业的「王冠上的宝石」离开台湾，至少在newer 制程取代它之前不会。如果按字面意思理解，这可能会使台积电的亚利桑那州晶圆厂推迟到2027 年左右才能推出2 纳米。

然而，台积电在亚利桑那州Fab 21 的第二家晶圆厂计划将2 纳米生产引入美国本土，预计要到2028 年才能完工。此外，计划用于先进2 纳米芯片生产的第三家晶圆厂预计要到这个十年结束才能完工。这使得台湾高官向《台北时报》发表的大胆声明毫无意义。

事实上，在接受当地媒体采访时，台湾高官还表示：「虽然台积电计划未来在（海外）制造2 纳米芯片，但其核心技术将留在台湾。」 虽然台湾高官和台积电都没有定义2 纳米的「核心」技术是什么，但如果仔细解读，这可能意味着所有的研发、GAA 晶体管、背面电源供应，甚至包括掩模制造技术和2 纳米的专有设备配置，都将留在台湾。

这样的声明无疑是台湾的战略举措，但对台积电而言却构成了重大的后勤挑战。在本土集中生产面临着有限工程人才的规模化和管理庞大建设费用的挑战。对于一家已经面临不断上涨的成本和对制造能力不断增长的需求的公司来说，当前的政治形势似乎无法给台积电带来他们原本希望的灵活性。

虽然2 纳米并没有明确包含在与美国政府及其《芯片法案》的协议中，但对台积电在亚利桑那州Fab 21 综合设施的三家晶圆厂的66 亿美元投资感觉像是一次地缘政治的展示。当然，从长远来看，这可能有助于支撑美国半导体产业的供应链。这也提醒人们，即使投入数十亿美元来完成任务，制造芯片，尤其是先进制造，也与时间和地点同样重要。

台积电2025 年量产2 纳米的目标听起来很大胆，因为它确实很大胆。即使不考虑上述任何因素，这家公司也曾多次推迟其3 纳米制程的发表，直到去年才最终进入批量生产。而且3 纳米甚至没有2 纳米那么大的飞跃，因为2 纳米承诺了GAA 和背面电源供应的所有额外复杂性。

英特尔和三星也没有树立更好的榜样，因为英特尔的18A 制程（相当于2 纳米）一再延迟，而三星仍在解决其基于GAA 的节点的问题。值得注意的是，似乎半导体行业的所有主要参与者都没有在2 纳米方面轻松地冲过终点线。

台积电关于2 纳米的说法是我们通常所说的典型的行业「自吹自擂」（chest-thumping）。这家芯片制造商最终将兑现其蓝图，但能否在2025 年做到这一点则完全是另一回事。要实现这一时间表，就意味着要克服设计、制造和供应链管理方面的一些挑战。当然，台积电有可能做到这一点。毕竟，它经常做到这一点，这也是他们仍然是处理器制造领域领导者的原因之一。

在一个雄心壮志经常超越现实的行业中，这感觉像是另一个「眼见为实」的案例。台积电、2 纳米、2025 年量产——值得关注，但在晶圆真正开始生产之前，让我们先不要开香槟庆祝。